//利用模块化设计1位全加器，半加器模块。
//FPGA制作者
//时间:2022年6月9日
module half_add(a,b,so,co);
   input a,b;
	output  so,co;
	assign so=a^b;
	assign co=a&b;
	endmodule